MOSFET擊穿電壓-MOS管擊穿特性原因及解決方案-KIA MOS管
信息來(lái)源:本站 日期:2020-09-22
場(chǎng)效應(yīng)管的三極:源級(jí)(Source)S、漏級(jí)(Drain)D、柵級(jí)(Gate)G
(這里不講柵極GOX擊穿了啊,只針對(duì)MOSFET擊穿電壓漏極電壓擊穿)
先講測(cè)試條件,都是源柵襯底都是接地,然后掃描漏極電壓,直至Drain端電流達(dá)到1uA。所以從器件結(jié)構(gòu)上看,它的漏電通道有三條:Drain(漏級(jí))到source(源級(jí))、Drain(漏級(jí))到Bulk、Drain(漏級(jí))到Gate(柵級(jí))。
這個(gè)主要是Drain(漏極)加反偏電壓后,使得Drain(漏極)/Bulk的PN結(jié)耗盡區(qū)延展,當(dāng)耗盡區(qū)碰到Source(源極)的時(shí)候,那源漏之間就不需要開(kāi)啟就形成了通路,所以叫做穿通(punchthrough)。那如何防止穿通呢,這就要回到二極管反偏特性了,耗盡區(qū)寬度除了與電壓有關(guān),還與兩邊的摻雜濃度有關(guān),濃度越高可以抑制耗盡區(qū)寬度延展,所以flow里面有個(gè)防穿通注入(APT:AntiPunchThrough),記住它要打和well同type的specis。當(dāng)然實(shí)際遇到WAT的BV跑了而且確定是從Source(源極)端走了,可能還要看是否PolyCD或Spacer寬度,或者LDD_IMP問(wèn)題了,那如何排除呢這就要看你是否NMOS和PMOS都跑了POLYCD可以通過(guò)Poly相關(guān)的WAT來(lái)驗(yàn)證。
(1)穿通擊穿的擊穿點(diǎn)軟,擊穿過(guò)程中,電流有逐步增大的特征,這是因?yàn)楹谋M層擴(kuò)展較寬,產(chǎn)生電流較大。另一方面,耗盡層展寬大容易發(fā)生DIBL效應(yīng),使源襯底結(jié)正偏出現(xiàn)電流逐步增大的特征。
(2)穿通擊穿的軟擊穿點(diǎn)發(fā)生在源漏的耗盡層相接時(shí),此時(shí)源端的載流子注入到耗盡層中,被耗盡層中的電場(chǎng)加速達(dá)到漏端,因此,穿通擊穿的電流也有急劇增大點(diǎn),這個(gè)電流的急劇增大和雪崩擊穿時(shí)電流急劇增大不同,這時(shí)的電流相當(dāng)于源襯底PN結(jié)正向?qū)〞r(shí)的電流,而雪崩擊穿時(shí)的電流主要為PN結(jié)反向擊穿時(shí)的雪崩電流,如不作限流,雪崩擊穿的電流要大。
(3)穿通擊穿一般不會(huì)出現(xiàn)破壞性擊穿。因?yàn)榇┩〒舸﹫?chǎng)強(qiáng)沒(méi)有達(dá)到雪崩擊穿的場(chǎng)強(qiáng),不會(huì)產(chǎn)生大量電子空穴對(duì)。
(4)穿通擊穿一般發(fā)生在溝道體內(nèi),溝道表面不容易發(fā)生穿通,這主要是由于溝道注入使表面濃度比濃度大造成,所以,對(duì)NMOS管一般都有防穿通注入。
(5)一般的,鳥(niǎo)嘴邊緣的濃度比溝道中間濃度大,所以穿通擊穿一般發(fā)生在溝道中間。
(6)多晶柵長(zhǎng)度對(duì)穿通擊穿是有影響的,隨著柵長(zhǎng)度增加,擊穿增大。而對(duì)雪崩擊穿,嚴(yán)格來(lái)說(shuō)也有影響,但是沒(méi)有那么顯著。
這就單純是PN結(jié)雪崩擊穿了(**alancheBreakdown),主要是漏極反偏電壓下使得PN結(jié)耗盡區(qū)展寬,則反偏電場(chǎng)加在了PN結(jié)反偏上面,使得電子加速撞擊晶格產(chǎn)生新的電子空穴對(duì)(Electron-Holepair),然后電子繼續(xù)撞擊,如此雪崩倍增下去導(dǎo)致?lián)舸赃@種擊穿的電流幾乎快速增大,I-Vcurve幾乎垂直上去,很容燒毀的。(這點(diǎn)和源漏穿通擊穿不一樣)
那如何改善這個(gè)junctionBV呢所以主要還是從PN結(jié)本身特性講起,肯定要降低耗盡區(qū)電場(chǎng),防止碰撞產(chǎn)生電子空穴對(duì),降低電壓肯定不行,那就只能增加耗盡區(qū)寬度了,所以要改變dopingprofile了,這就是為什么突變結(jié)(Abruptjunction)的擊穿電壓比緩變結(jié)(GradedJunction)的低。這就是學(xué)以致用,別人云亦云啊。
當(dāng)然除了dopingprofile,還有就是doping濃度,濃度越大,耗盡區(qū)寬度越窄,所以電場(chǎng)強(qiáng)度越強(qiáng),那肯定就降低擊穿電壓了。而且還有個(gè)規(guī)律是擊穿電壓通常是由低濃度的那邊濃度影響更大,因?yàn)槟沁叺暮谋M區(qū)寬度大。公式是BV=K*(1/Na+1/Nb),從公式里也可以看出Na和Nb濃度如果差10倍,幾乎其中一個(gè)就可以忽略了。
那實(shí)際的process如果發(fā)現(xiàn)BV變小,并且確認(rèn)是從junction走的,那好好查查你的Source(源極)/Drain(漏極)implant了
這個(gè)主要是Drain(漏極)和Gate(柵級(jí))之間的Overlap導(dǎo)致的柵極氧化層擊穿,這個(gè)有點(diǎn)類(lèi)似GOX擊穿了,當(dāng)然它更像Polyfinger的GOX擊穿了,所以他可能更c(diǎn)arepolyprofile以及sidewalldamage了。當(dāng)然這個(gè)Overlap還有個(gè)問(wèn)題就是GIDL,這個(gè)也會(huì)貢獻(xiàn)Leakage使得BV降低。
上面講的就是MOSFET的擊穿的三個(gè)通道,通常BV的case以前兩種居多。
上面講的都是Off-state下的擊穿,也就是Gate(柵級(jí))為0V的時(shí)候,但是有的時(shí)候Gate(柵級(jí))開(kāi)啟下Drain(漏極)加電壓過(guò)高也會(huì)導(dǎo)致?lián)舸┑?,我們稱(chēng)之為On-state擊穿。這種情況尤其喜歡發(fā)生在Gate較低電壓時(shí),或者管子剛剛開(kāi)啟時(shí),而且?guī)缀醵际荖MOS。所以我們通常WAT也會(huì)測(cè)試BVON,不要以為很奇怪,但是測(cè)試condition一定要注意,Gate(柵級(jí))不是隨便加電壓的哦,必須是Vt附近的電壓。(本文開(kāi)始我貼的那張圖,Vg越低時(shí)on-state擊穿越低)有可能是Snap-back導(dǎo)致的,只是測(cè)試機(jī)臺(tái)limitation無(wú)法測(cè)試出標(biāo)準(zhǔn)的snap-back曲線(xiàn)。另外也有可能是開(kāi)啟瞬間電流密度太大,導(dǎo)致大量電子在PN結(jié)附近被耗盡區(qū)電場(chǎng)加速撞擊。
1、MOS管為什么會(huì)被靜電擊穿 2、靜電擊穿是指擊穿MOS管G極的那層絕緣層嗎 3、擊穿就一定短路了嗎 4、JFET管靜電擊穿又是怎么回事。
MOS管一個(gè)ESD敏感器件,它本身的輸入電阻很高,而柵-源極間電容又非常小,所以極易受外界電磁場(chǎng)或靜電的感應(yīng)而帶電(少量電荷就可能在極間電容上形成相當(dāng)高的電壓(想想U(xiǎn)=Q/C)將管子損壞),又因在靜電較強(qiáng)的場(chǎng)合難于泄放電荷,容易引起靜電擊穿。靜電擊穿有兩種方式:一是電壓型,即柵極的薄氧化層發(fā)生擊穿,形成針孔,使柵極和源極間短路,或者使柵極和漏極間短路;二是功率型,即金屬化薄膜鋁條被熔斷,造成柵極開(kāi)路或者是源極開(kāi)路。JFET管和MOS管一樣,有很高的輸入電阻,只是MOS管的輸入電阻更高。
靜電放電形成的是短時(shí)大電流,放電脈沖的時(shí)間常數(shù)遠(yuǎn)小于器件散熱的時(shí)間常數(shù)。因此,當(dāng)靜電放電電流通過(guò)面積很小的pn結(jié)或肖特基結(jié)時(shí),將產(chǎn)生很大的瞬間功率密度,形成局部過(guò)熱,有可能使局部結(jié)溫達(dá)到甚至超過(guò)材料的本征溫度(如硅的熔點(diǎn)1415℃),使結(jié)區(qū)局部或多處熔化導(dǎo)致pn結(jié)短路,器件徹底失效。這種失效的發(fā)生與否,主要取決于器件內(nèi)部區(qū)域的功率密度,功率密度越小,說(shuō)明器件越不易受到損傷。
反偏pn結(jié)比正偏pn結(jié)更容易發(fā)生熱致失效,在反偏條件下使結(jié)損壞所需要的能量只有正偏條件下的十分之一左右。這是因?yàn)榉雌珪r(shí),大部分功率消耗在結(jié)區(qū)中心,而正偏時(shí),則多消耗在結(jié)區(qū)外的體電阻上。對(duì)于雙極器件,通常發(fā)射結(jié)的面積比其它結(jié)的面積都小,而且結(jié)面也比其它結(jié)更靠近表面,所以常常觀察到的是發(fā)射結(jié)的退化。此外,擊穿電壓高于100V或漏電流小于1nA的pn結(jié)(如JFET的柵結(jié)),比類(lèi)似尺寸的常規(guī)pn結(jié)對(duì)靜電放電更加敏感。
所有的東西是相對(duì)的,不是絕對(duì)的,MOS管只是相對(duì)其它的器件要敏感些,ESD有一個(gè)很大的特點(diǎn)就是隨機(jī)性,并不是沒(méi)有碰到MOS管都能夠把它擊穿。另外,就算是產(chǎn)生ESD,也不一定會(huì)把管子擊穿。|
(1)有吸引或排斥的力量;
(2)有電場(chǎng)存在,與大地有電位差;
(3)會(huì)產(chǎn)生放電電流。
(1)元件吸附灰塵,改變線(xiàn)路間的阻抗,影響元件的功能和壽命;
(2)因電場(chǎng)或電流破壞元件絕緣層和導(dǎo)體,使元件不能工作(完全破壞);
(3)因瞬間的電場(chǎng)軟擊穿或電流產(chǎn)生過(guò)熱,使元件受傷,雖然仍能工作,但是壽命受損。所以ESD對(duì)MOS管的損壞可能是一,三兩種情況,并不一定每次都是第二種情況。
上述這三種情況中,如果元件完全破壞,必能在生產(chǎn)及品質(zhì)測(cè)試中被察覺(jué)而排除,影響較少。如果元件輕微受損,在正常測(cè)試中不易被發(fā)現(xiàn),在這種情形下,常會(huì)因經(jīng)過(guò)多次加工,甚至已在使用時(shí),才被發(fā)現(xiàn)破壞,不但檢查不易,而且損失亦難以預(yù)測(cè)。靜電對(duì)電子元件產(chǎn)生的危害不亞于嚴(yán)重火災(zāi)和爆炸事故的損失。
電子元件及產(chǎn)品在什么情況下會(huì)遭受靜電破壞可以這么說(shuō):電子產(chǎn)品從生產(chǎn)到使用的全過(guò)程都遭受靜電破壞的威脅。從器件制造到插件裝焊、整機(jī)裝聯(lián)、包裝運(yùn)輸直至產(chǎn)品應(yīng)用,都在靜電的威脅之下。在整個(gè)電子產(chǎn)品生產(chǎn)過(guò)程中,每一個(gè)階段中的每一個(gè)小步驟,靜電敏感元件都可能遭受靜電的影響或受到破壞,而實(shí)際上最主要而又容易疏忽的一點(diǎn)卻是在元件的傳送與運(yùn)輸?shù)倪^(guò)程。在這個(gè)過(guò)程中,運(yùn)輸因移動(dòng)容易暴露在外界電場(chǎng)(如經(jīng)過(guò)高壓設(shè)備附近、工人移動(dòng)頻繁、車(chē)輛迅速移動(dòng)等)產(chǎn)生靜電而受到破壞,所以傳送與運(yùn)輸過(guò)程需要特別注意,以減少損失,避免無(wú)所謂的糾紛。防護(hù)的話(huà)加齊納穩(wěn)壓管保護(hù)。
現(xiàn)在的mos管沒(méi)有那么容易被擊穿,尤其是是大功率的vmos,主要是不少都有二極管保護(hù)。vmos柵極電容大,感應(yīng)不出高壓。與干燥的北方不同,南方潮濕不易產(chǎn)生靜電。還有就是現(xiàn)在大多數(shù)CMOS器件內(nèi)部已經(jīng)增加了IO口保護(hù)。但用手直接接觸CMOS器件管腳不是好習(xí)慣。至少使管腳可焊性變差。
第一、MOS管本身的輸入電阻很高,而柵源極間電容又非常小,所以極易受外界電磁場(chǎng)或靜電的感應(yīng)而帶電,而少量電荷就可在極間電容上形成相當(dāng)高的電壓(U=Q/C),將管子損壞。雖然MOS輸入端有抗靜電的保護(hù)措施,但仍需小心對(duì)待,在存儲(chǔ)和運(yùn)輸中最好用金屬容器或者導(dǎo)電材料包裝,不要放在易產(chǎn)生靜電高壓的化工材料或化纖織物中。組裝、調(diào)試時(shí),工具、儀表、工作臺(tái)等均應(yīng)良好接地。要防止操作人員的靜電干擾造成的損壞,如不宜穿尼龍、化纖衣服,手或工具在接觸集成塊前最好先接一下地。對(duì)器件引線(xiàn)矯直彎曲或人工焊接時(shí),使用的設(shè)備必須良好接地。
第二、MOS電路輸入端的保護(hù)二極管,其導(dǎo)通時(shí)電流容限一般為1mA,在可能出現(xiàn)過(guò)大瞬態(tài)輸入電流(超過(guò)10mA)時(shí),應(yīng)串接輸入保護(hù)電阻。因此應(yīng)用時(shí)可選擇一個(gè)內(nèi)部有保護(hù)電阻的MOS管應(yīng)。還有由于保護(hù)電路吸收的瞬間能量有限,太大的瞬間信號(hào)和過(guò)高的靜電電壓將使保護(hù)電路失去作用。所以焊接時(shí)電烙鐵必須可靠接地,以防漏電擊穿器件輸入端,一般使用時(shí),可斷電后利用電烙鐵的余熱進(jìn)行焊接,并先焊其接地管腳。
MOS是電壓驅(qū)動(dòng)元件,對(duì)電壓很敏感,懸空的G很容易接受外部干擾使MOS導(dǎo)通,外部干擾信號(hào)對(duì)G-S結(jié)電容充電,這個(gè)微小的電荷可以?xún)?chǔ)存很長(zhǎng)時(shí)間。在試驗(yàn)中G懸空很危險(xiǎn),很多就因?yàn)檫@樣爆管,G接個(gè)下拉電阻對(duì)地,旁路干擾信號(hào)就不會(huì)直通了,一般可以10~20K。這個(gè)電阻稱(chēng)為柵極電阻
作用1:為場(chǎng)效應(yīng)管提供偏置電壓;
作用2:起到瀉放電阻的作用(保護(hù)柵極G~源極S)。第一個(gè)作用好理解,這里解釋一下第二個(gè)作用的原理:保護(hù)柵極G~源極S:場(chǎng)效應(yīng)管的G-S極間的電阻值是很大的,這樣只要有少量的靜電就能使他的G-S極間的等效電容兩端產(chǎn)生很高的電壓,如果不及時(shí)把這些少量的靜電瀉放掉,他兩端的高壓就有可能使場(chǎng)效應(yīng)管產(chǎn)生誤動(dòng)作,甚至有可能擊穿其G-S極;這時(shí)柵極與源極之間加的電阻就能把上述的靜電瀉放掉,從而起到了保護(hù)場(chǎng)效應(yīng)管的作用。MOSFET擊穿電壓